1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142
| module lab1(sw,hex0,hex1,hex2,hex3,hex4,hex5,hex6,hex7); input[17:0] sw; output[6:0] hex0,hex1,hex2,hex3,hex4,hex5,hex6,hex7; reg[4:0] h7,h6,h5,h4,h3,h2,h1,h0; reg[15:0] o1,o2,s; reg[17:0] sw0; always@(*) begin if(sw[3:0]>9) sw0[3:0]=...EDA实验一 指令运算单元设计——第一次用FPGA开发板题目设计一个指令运算单元ALU,完成功能如下。 (1)操作类型1:将操作数1作为一个无符号二进制数,在七段管以十进制显示二进制序列等效值。 (2)操作类型2:实现操作数3、操作数4之间相加、减、乘的操作,在七段管以十/十六进制进制显示操作数和结果。操作数3和4为BCD码表示的2位十进制数(表示的值为00-99)。 实现代码1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142
| module lab1(sw,hex0,hex1,hex2,hex3,hex4,hex5,hex6,hex7); input[17:0] sw; output[6:0] hex0,hex1,hex2,hex3,hex4,hex5,hex6,hex7; reg[4:0] h7,h6,h5,h4,h3,h2,h1,h0; reg[15:0] o1,o2,s; reg[17:0] sw0; always@(*) begin if(sw[3:0]>9) sw0[3:0]=... |
|